Verilog HDL综合实用教程

作者: 孙海平译

出版日期: 2004-02-01

电子书 暂不销售 定价:24.0 纸书价格¥12.00,点此比价
  • 收藏

  • 加书架

  • 引用

简介

本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法,给出了大量示例,对各种似是而非的用法作了对比,指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。 本书内容全面、深入浅出、适用面广,对于已经采用或打算采用Verilog语言作为电路设计手段的学生和工程人员而言是一本不可多得的好书。

编辑推荐

通过本书,您可以: ·迅速开始编写可综合的Verilog模型。 ·获悉哪些语言结构可用于综合,这些结构如何映射成硬件,以得到所期望的逻辑电路。 ·学习如何避免功能的不匹配。 ·立即开始使用许多常用的硬件元件模型,或针对应用稍作修改后为己所用。

更多出版物信息
  • 出版: 2004-02-01
  • 作者:孙海平译
  • 更新: 2024-07-16
  • 书号:9787302077145
  • 中图:TP.5649
  • 学科:
    工学
    控制科学与工程
    工学
    计算机科学与技术

作者信息

孙海平译

J.Bhasker是IEEE PAR 1364.1 Verilog Synthesis InteroperabilityWorking Group(Verilog SIWG)的主席,该组织致力于建立用于RTL综合的Verilog标准化子集。他是贝尔实验室所开发的ArchSyn综合系统的主要设计者之一。他曾为AT&T和Lucent的许多设计师讲授Verilog HDI语言和V

相关图书