简介
Verilog HDL是一种广泛应用的硬件描述语言,无论是专用集成电路设计,还是嵌入式FPGA开发,都会使用Verilog HDL语言进行编程。 本书力求让读者快速掌握关键语法,能够在短时间内结合核心语法完成设计,同时注意梯度设置,引导读者从简单模块到复杂设计,逐渐掌握Verilog HDL。全书精简语法,重点突出,语句凝练,具有工程设计的风格。 为了更好地配合学习,书中设有习题和相应解答,并配备了多个实验,所有代码均经过仿真,完整的实例均可供下载,方便读者调试和使用。对于重点和难点,辅以视频教学,更好帮助读者理解和掌握。 本书可作为电子、通信、计算机、自动化及集成电路设计相关专业的本科生的教材,同时也适合对Verilog HDL感兴趣的爱好者或专业人士阅读。
编辑推荐
(1)精简语法,保留核心,凝练语句,集中介绍和讨论重点内容,去除旁枝末节的干扰。 (2)语法→示例→练习→实验→综合设计,更合理地开展教学,更有效率地提升技能。 (3)配套丰富教学资源,包括完整PPT课件、详细习题解答、多类代码实例、实验参考和指导,教学讲解视频等。 (4)开设交流群,及时沟通、互助和答疑,随时解决学习中的困扰,并可持续获得教学资源更新。
更多出版物信息
- 版权: 清华大学出版社
- 出版: 2021-04-01
- 更新: 2023-06-22
- 书号:9787302575733
- 中图:TP312VH
- 学科:工学控制科学与工程工学计算机科学与技术