本书系统讲解数字电路、Verilog及SystemVerilog。数字电路基础部分包括基本的门电路、数制码制、组合逻辑和时序逻辑电路，以及对应的实例分析。Verilog基础部分包括基础语法，以及对应的实例分析。SystemVerilog基础部分包括基础语法，以及对应的实例分析。内容根据实际工程项目的经验，做了精简和重难点分析，并提供一些实际的案例供参考。 本书提供基础语法的同时提供可以练手的案例和源代码，并且通过实例讲解，将设计和验证的概念传连在了一起，使得读者学习起来更加有针对性，更有效率。市面上缺乏对于SystemVerilog这种兼顾设计和验证语法的教材，本书旨在引导广大读者更轻松更容易且更贴近实际工程项目地学习相关语法知识，并教给读者如何去应用。 本书适合相关专业的大学生，以及相关领域的技术工程人员阅读。