本书根据电子信息类课程理论教学和实践教学要求，以提高数字设计能力为目标，系统完整地阐述EDA技术、FPGA/CPLD 器件、Verilog HDL语言和相关数字系统设计技术。全书以 Vivado、ModelSim 软件为工具，以“器件-软件-语言-案例”为主线展开，内容紧贴教学和科研实际，以可综合的设计为重点，以 EGO1“口袋板”为目标板，通过诸多精选设计案例，阐述数字系统设计的方法与技术，由浅入深地介绍 Verilog HDL工程开发的知识与技能。全书案例丰富，富有启发性。 本书的 Verilog HDL 语言规则以 Verilog-2001和 Verilog-2005两个语言标准为依据，涵盖常用语法规则，补充 Verilog-2005中新的语言点，对语言、语法规则进行案例阐释，用综合工具和仿真工具进行验证，语言讲解全面深入，既适合作为必备语法资料查询，也适合有一定设计基础的读者学习提高。 本书可作为高等院校电子、通信、微电子、信息、雷达、计算机应用、工业自动化、电路与系统、通信与信息系统及测控技术与仪器等专业本科生和研究生EDA 技术或数字系统设计课程的教材和实验指导书，也可供从事电路设计和系统开发的工程技术人员阅读参考。