本书以目前流行的Xilinx ZYNQ-7000系列FPGA为平台，以Verilog HDL和C/C++语言为基础，结合作者多年的教学经验，系统介绍了FPGA基础知识及ZYNQ架构、Verilog HDL语法规则、组合/时序逻辑电路一般设计方法、数字逻辑电路HDL设计、SoC嵌入式开发及Vitis HLS使用方法等内容。全书以PYNQ-Z2为开发平台，以Vivado、Vitis和Vitis HLS为开发工具，由浅入深、循序渐进，通过多个设计实例，让读者逐步掌握纯FPGA设计、SoC嵌入式开发以及HLS IP生成与优化等主流设计方法。可作为高等院校通信工程、自动化控制工程、电子工程及其他相近专业本、专科生的教材，也可作为FPGA爱好者的参考用书。